APIC error on CPU1
Stanislav Meduna
stanom na etm.at
Pondělí Leden 28 09:00:12 CET 2002
"Pavel Rauš" <rqs na cmail.cz> schrieb im Newsbeitrag
news:005601c1a7c4$f3dba010$82d8e53e na pes.cz...
> Tak jsem snad prosel vsechny odpovedi svych drahych kolegu,
> ale nikde jsem nenasel jednu zakladni vec - procesor Celeron
> nepodporuje Dual Procesoring.
Vzhladom na to, ze multiprocesorovy system s Celeronmi
(v 370 prevedeni) mam viac ako dva roky doma, mi toto
tvrdenie pripada trochu prehnane :-) Jadro Celeronov
pretaktovanie podporuje, akurat v Slot-verzii bolo treba
skrabkat plosny spoj, v 370-ke uz ani to nie. Jedinym
dovodom "nepodporovania" bol cenovy rozdiel medzi
Celeronom a PII.
> To bude duvod vsechn tech krasnych hlasek v logu.
Dovodom je prakticky urcite nevhodny navrh plosneho spoja.
Od procesorov k IO-APIC je to na BP6 cez celu dosku (APIC
je cip pri okraji dosky na urovni 4. a 5. PCI konektoru)
a zrejme si niekto nedal dost roboty s analyzou sumovych
pomerov na prislusnej zbernici. To sa stava (sam som kedysi
bastlil :-))...
Alebo si toho pri testoch nikto nevsimol (jediny OS, ktory tieto
chyby pise do logu, je zrejme Linux a aj to az od verzie, ktora
v case designu BP6 este neexistovala.
Mimochodom, volbou noapic sa problemy IMHO neriesia,
minimalne komunikacia od IO-APIC k jednemu procesoru
existovat musi. Zmena je pokial viem az co sa tyka routovania
preruseni na konkretny procesor. Ak to niekomu v Linuxe
pomohlo, povazoval by som to skor za dovod hladat nejaky
zabudnuty spinlock v jadre.
Zdravi
--
Stano
Další informace o konferenci Linux