OT: Hyperthreading & P4 Xeon

[Petr Balas]

Stanislav PETR wrote:

> Dobry den,
> 
> Tuesday, January 14, 2003, 8:56:45 PM, jste napsal(a):
> 
> 
> PB> Ocekaval bych opak. IMHO dNet bezi na malych datech a tak by se mohl
> vejit PB> do cache dvakrat (a par prediction miss tam bude). SETI tusim
> pocita nad PB> dost velkymi daty a tady by mohlo pretahovani se o cache
> zaskodit. PB> Ale muzu byt totalne mimo ;-)
> 
> Nepletete si nahodou instrukcni a datovou cache? Velikost datove cache je
> stale stejna a nevidim, proc by 1 procesor mohl pristupovat pouze k
> polovine.

Problem je ze v tom okamziku tu (stale stejne velkou) cache vyuzivaji DVA
logicke procesory.


> Porad se jedna o jeden procesor v jednom pouzdre, pouze behem
> vykonavani jedne instrukce, je mozne dekodovat jinou instrukci, cimz dojde
> ke zvyseni vykonu u multitask / multithread systemu, nic vic, nic min.

Jo jenze ta jina instrukce z jineho threadu potrebuje jina data a tak si
natahne data do data chache a tim z ni vykopne data ktera o okamzik pozdeji
muze zase potrebovat prvni thread.


> P4 ma pokud vim porad jednu sadu registru (netusim,proc tohle vyrobci
> stale uznavaji).

A co napr. register renaming? Viditelnych je sice porad stejne mnozstvi
registru ale v realu je pouzitelnych registru preci jen o par vic :-). A
pri HT na kazdem logickem procesoru bezi JINY thread a tim ma kazdy SVOU
sadu registru.

P.S. minule jsem posilal odkaz na emulators.com - je tam hezky popsana
spousta veci - doporucuji precist.

-- 
Petr Balas (petr at balas dot cz)