Bit GPIO ze south bridge
Vlada Macek
macek na sandbox.cz
Úterý Říjen 27 17:38:06 CET 2009
Zdravicko, takto mam popsan pristup k hw senzoru, ktery bych chtel cist:
* Presence detect is connected to GPIO bit GP3 in the south bridge
and is negative active
* GP3 can be accessed via GPE0_STS register bit 3. GPE0_STS is found
in PCI device 31:Function 0 space. Offset 40-43h in this
configuration space defines a base address (PMBASE) in I/O space
and the GPE0_STS register is at offset PMBASE +28h. (see the Intel
ICH4 programmers reference for more details about the GPIO
register structure).
Zdroj: http://www-01.ibm.com/support/docview.wss?rs=219&uid=pos1R1003459
Nevite nekdo nahodou, jak se k tomuto lowlevel udaji dostat v Linuxu?
Hledal jsem, ale v teto oblasti jsem se nikdy nepohyboval. Treba to
nekdo vi z hlavy.
Diky,
--
\//\/\
http://macek.sandbox.cz
http://www.easis.cz
Další informace o konferenci Linux