[patch] Vypinani (poweroff) na SMP pocitacich

[Pavel Kankovsky]

On 19 Feb 2000, Petr Novotny wrote:

> On 18 Feb 00, at 22:47, Pavel Kankovsky wrote:
> > (a stejne jsou Celerony ty PII, co neprosly vystupni kontrolou
> > na 100% <g>)
> 
> :-) To byla myslenka dne. Udela se PII (bez L2 cache na chipu), 
> vyzkousi se, a kdyz nefunguje, tak se k nemu na chip hodi L2 
> cache a proda jako Celeron. :-O Nedelate u Intela v marketingu?

(Pripisuji si 100 trestnych bodu za offtopic, ale nemuzu odolat.
Slibuji, ze toto je muj posledni prispevek na toto tema)

Vubec ne. Vyzkousi se L1 cache v PII, a kdyz primerene velka cast
nefunguje dost rychle, tak se ta blba cast prekonfiguruje na L2 (proc by
jinak byla na jednom cipu zaroven L1 a L2?) a cele se to proda
jako Celeron. :)   A pokud nemaji nektery mesic dost vhodne vadnych cipu,
tak nektere zkripli rucne (a la Windows NT Workstation). :) :) :)

--Pavel Kankovsky aka Peak  [ Boycott Microsoft--http://www.vcnet.com/bms ]
"Resistance is futile. Open your source code and prepare for assimilation."